Processeurs: Intel va utiliser des interconnexions en cobalt
Voilà maintenant 5 à 7 ans que l'évolution de gravure des puces n'apporte plus de saut technologique ou de performances.
Les fondeurs en sont maintenant à se battre pour gagner chaque année quelques avantages supplémentaires. Cela va d'une densité un peu supérieure à une consommation un peu moindre en passant par une montée en fréquence un peu plus facile.
On approche du mur quantique et à moins de changer radicalement de technologie ces gains seront de plus en plus ténus et souvent insensibles pour le commun des mortels.
A ce jeu, Intel qui avait il y a seulement 5 ans une avance considérable a depuis été rattrapé et certainement dépassé par ses concurrents comme Samsung, Global Foundries ou TSMC. Attention, dépassé est peut-être un mot exagéré dans le sens où chaque fabricant utilise maintenant sa propre définition de ce qu'est la finesse de gravure, utilisant pour cela la mesure lui donnant la meilleure image possible de sa technologie.
Toutefois, pour prouver son savoir faire, Intel a lors d'une conférence parlé de l'avenir de sa gravure en 10nm avec un luxe de détails rare et en a montré sa faisabilité en produisant une puce de SRAM (on commence toujours par là, c'est le plus simple) gravée à cette finesse.
Cette SRAM est donc gravée en 10nm et est composée de trois types de cellules différentes qui modélisent les trois types de gravures pouvant être utilisées dans le futur. Les cellules de haute densité ont une surface de 0,0312μm2, celles de basse tension de 0,0367μm2 et celles destinées aux hautes performances de 0,0441μm2.
La plus grande nouveauté pour Intel dans ce procédé de gravure est l'adoption dans les couches d'interconnexion de cobalt à la place du cuivre/low-k utilisé jusqu'à maintenant. Le cobalt permet de réduire la résistance électrique par 2 mais surtout de réduire les phénomènes d'électromigration de 5 à 10 fois.
La nouvelle architecture devrait également permettre de faire varier plus largement et de manière plus souple la tension appliquée aux puces et ainsi jouer plus finement sur la consommation des processeurs en fonction de la charge demandée.